SiLabs bermatlamat di 56Gbit / s comms dengan cip jam rendah jitter
- Lepaskan:2018-06-26
Si5391 adalah penjana jam 'mana-frekuensi' dengan sehingga 12 output dan sub-100fs RMS fitter jitter.
Versi yang dikalibkan tepat ('P-gred') biasanya mencapai 69fs RMS fitter jitter dan boleh mencipta frekuensi utama yang diperlukan dalam 56Gbit / ss designs. Firma itu menerangkannya sebagai memenuhi 'keperluan sub-100 fs clock-tree-on-a-chip' 56G PAM-4 keperluan rujukan jitter dengan margin.
Si5395 / 4/2 adalah para pengemudi jitter untuk infrastruktur Internet yang boleh menghasilkan sebarang kombinasi frekuensi output dari sebarang kekerapan masukan semasa menyampaikan jurang fasa 90fs RMS. Sekali lagi, peranti P-gred menawarkan jurang fasa khas 69fs RMS.
Keluarga VCXO dan XO Si56x 'Ultra Series' boleh disesuaikan dengan kekerapan sehingga 3GHz, yang menyokong dua kali julat frekuensi operasi produk Silicon Labs VCXO sebelum ini dengan separuh jitter, menurut firma.
Mereka datang dalam pilihan single, dual, quad, dan I2C dalam versi 5 x 7mm dan 3.2 x 5mm. Menggunakan pembungkusan standard bermakna mereka akan menggugurkan beberapa soket yang diduduki oleh XO, VCXO dan VCSO sebelumnya. Jitter fasa tipikal serendah 90fs.
Si54x Ultra Series XO keluarga adalah untuk aplikasi yang memerlukan kestabilan yang lebih ketat dan menjamin kebolehpercayaan jangka panjang, seperti rangkaian pengangkutan optik (OTN), peralatan jalur lebar, pusat data dan sistem perindustrian.
Mereka dibina khas untuk 56Gbit / s PAM-4 (empat tahap modulasi amplitud nadi) untuk meningkatkan kadar bit setiap saluran sambil mengekalkan pemalar bandwidth. Jitter fasa tipikal serendah 80 fs.